新加坡國立大學與應用材料公司聯手開發 0.7 奈米超薄薄膜提升半導體芯片效能

新加坡國立大學與應用材料公司研究人員開發出一種在晶片上生長極薄薄膜的方法。值得注意的是,這種二硫化鎢薄膜厚度僅為 0.7 奈米,能有效保護微晶片內部的銅線。隨著數碼世界的發展,人工智能模型和超級計算機日益增長,但傳輸數據的物理線路卻面臨困境。電腦晶片正在向其物理極限縮小,留下的微觀銅線幾乎沒有呼吸空間。問題不在於銅本身,而是包裹在其周圍的厚重絕緣材料。現代處理器內的每根奈米級銅線都需要兩層保護層。

首先,屏障層能防止銅原子逸出並造成短路;其次,內襯層則充當結構性粘合劑,確保銅能平穩黏附在晶片基底上。當前,科技行業使用基於鈮的材料作為這些塗層,但這些材料難以縮小。然而,隨著晶片元件的縮小,這些笨重的塗層在銅線的橫截面中消耗了一半,造成電阻上升,影響晶片性能。

新加坡國立大學成功開發超薄二硫化鎢薄膜技術

為瞭解決這一問題,研究人員成功生長出一種超薄的二硫化鎢薄膜,既可作為內襯層,也可作為屏障層。其總厚度僅為 0.7 奈米,顯著降低了電阻。傳統工程邏輯認為,需要兩種完全不同的材料來處理粘附和絕緣的雙重任務。然而,這一層原子如何取代笨重的多材料結構?這是通過故意設計的結構迷宮來實現的。新加坡國立大學化學系利用先進的計算建模發現,二硫化鎢薄膜以混亂的多晶模式生長,由微小的晶粒組成。

這些晶粒在分層時完全不匹配。新加坡國立大學化學系的黃教授表示:「計算結果顯示,這些薄膜的多晶特性,雖然最初看似相較於完美單晶的限制,實際上卻是一種優勢。層之間隨機的晶粒取向形成了一個迷宮,讓銅原子難以穿越。」

這種隨機對齊創造了一個蜿蜒而錯落的屏障,而非一條直路。因此,重疊的邊界將銅原子困在結構迷宮中,阻止其洩漏。經過重負荷處理需求的測試,二硫化鎢的原子屏障顯示出明確的效果。它將電阻降低了千萬倍,並使 20 奈米銅線的空間完全開放,將塗層的足跡縮小至僅 7%。此外,該方法在極端電壓下,將電線的預期使用壽命延長了十倍以上。

新技術滿足行業製造標準並應對全球晶片需求

這一不使用等離子體的工藝旨在實現即時商業可行性,該團隊的生長過程在 350°C (662°F) 的低温下進行,以防止損壞底層晶片元件。這一方法是首個同時滿足四項嚴格行業製造標準的技術:低温執行、整片均勻覆蓋、原子級厚度控制以及在深窄溝槽內超過 95% 的符合性塗層。隨著全球晶片需求每年接近 US$1 兆 (約 HK$7.8 兆),這一原子薄屏障的到來正好趕上了需求。

團隊指出,這種新材料的厚度低於國際半導體技術路線圖上設定的任何屏障目標,該路線圖預計將持續至 2037 年。這項研究成果已發表在《自然電子學》期刊上。

Henderson
Henderson

Henderson 是 TechRitual Hong Kong 科技編輯,專注報導智能手機、消費電子產品、SIM 卡及流動通訊市場。自加入 TechRitual 以來,累計撰寫數千篇科技報導及產品評測,內容同步發佈至 SINA 及 Yahoo Tech 等主要平台。