台積電在最近的季度財報法說會上,公布了 1nm 及以下工藝生產線的相關規畫。公司計劃在中國 台灣 台南建置 A10 晶圓廠,其中 P1 至 P4 廠區將用於開發 1nm 及以下的先進製程技術,預計 2029 年啟動試產,初期月產能為 5000 片晶圓。在美國亞利桑那州鳳凰城的 Fab 21 工廠方面,未來 P3、P4、P5 廠區將分別對應 2nm、A16 和 A14 工藝。
台積電還在該區域附近規畫了 6 個廠區,合計 11 座晶圓廠。
先進封裝技術挑戰與競爭態勢
其中,第一座先進封裝廠將於今年下半年動工,目標 2028 年啟用,初期將採用 SoIC 和 CoWoS 先進封裝技術。台積電同時確認,下一代先進封裝技術為 CoPoS,即 CoWoS 的「面版化」進化方案。不過,該技術的推進難度高於預期,需要時間也比外界預估更長,這使台積電的態度趨於保守。供應鏈相關人士指出,CoPoS 目前面臨的瓶頸主要集中在「均勻度」與「翹曲」等問題上。
針對Intel近期宣布加入美國 Global·Foundries 此前的 TeraFab 項目,台積電也做出回應。台積電董事長兼執行長魏哲家表示,台積電視Intel為強大的競爭對手,絕未低估對方,但晶圓代工行業沒有捷徑,基本的遊戲規則永遠不會改變。
AI 內容聲明:本文由 AI 工具輔助撰寫初稿,經 TechRitual 編輯團隊審閱、修訂及事實查核後發佈。如有任何錯誤或需要更正,歡迎聯絡我們。




