Samsung 作為全球領先嘅晶片製造商之一，一直喺推動先進製程同新型光刻技術方面走喺前線。新嘅報告指出，佢哋原本計劃喺 2nm 同 1.4nm 製程上使用 High-NA EUV 光刻機，提升解析度同單晶片上可承載嘅電路密度。不過，Samsung Foundry 嘅相關負責人喺 NGL 2026 大會上透露，該公司決定將完整商用 High-NA EUV 嘅推廣進度延後至 1nm 製程（A10），估計呢個製程全年代或喺 2030 年前後開始出貨。呢個決定反映出現階段嘅「生態系統尚未成熟」現實，尤其係 Mask、Pellicle 以及專用材料等要素，仲需要多方嘅共同研發同投入，先能發揮 High-NA EUV 嘅全部潛力。
喺成本層面，單台 High-NA EUV 機器估值大約 3.5 億至 4 億美元，呢個高價對全球頂尖 foundry 形成重大資本壓力，即使係 Samsung 咁嘅巨頭亦難以獨自承擔。基於呢啲成本與良率嘅考量，Samsung Foundry 目前計劃採用標準 0.33 NA EUV 與多重圖樣化技術（multi-patterning）作為 2nm 同 1.4nm 製程嘅過渡解決方案，咁樣可以喺保持一定解析度同良率嘅前提下，縮短開發時間同降低投資風險。相關資料指出，High-NA EUV 係光學開課程的重大進步，但現階段尚未成熟嘅生態系統與封裝技術（如 masks、pellicles、材料）都需要後續嘅深度協同。
對比之下，其他晶圓廠商亦有類似動向。Intel 已經開始喺佢 2nm 級別（稱為 Intel 18A）嘅某些層級使用 High-NA EUV 機器，例如 Panther Lake 同 Core Ultra 系列處理器嘅開發階段；TSMC 方面則主要將 High-NA EUV 用喺研發同初步商業化階段，預計喺 2029 至 2030 年左右全面投入商用。呢啲動態顯示，高階晶圓廠喺生態系統、封裝與製程整合方面，正經歷一個從研究到量產嘅過渡期，呢個過程同樣會影響全球伺服器同資料中心嘅成本與能源效率。 客户端方面，晶片設計方需要評估 High-NA EUV 帶嚟嘅長期回報，同時尋求可客製化嘅設計與模組方案，以適應不同工作負載嘅需求。實際上，全球半導體產業嘅供應鏈重整與資本配置，亦都會因為呢個技術路線調整而出現新嘅動向。
以 Z-axis 垂直堆疊嘅記憶體技術 zHBM 嚟講，喺現階段並唔係直接同 High-NA EUV 同步討論，但其所代表嘅系統級整合思路，對 Samsung 喺未來嘅設計決策有重要啟示。當前嘅記憶體與處理器耦合問題，係提升數據吞吐同降低延遲嘅核心。若 Samsung 成功喺 2nm 同 1.4nm 製程上導入多模式圖樣化，並同時透過先進封裝與 wafer-bonding 技術改善記憶體層與 AI 加速器之間嘅互動，整個 AI 伺服器嘅性能與能效可能出現顯著提升。現階段，zHBM 提供嘅高密度、低熱與可客製化能力，或成為未來伺服器架構中新嘅影響因子。
綜合現有資料，Samsung 喺整個高階製程路線上正處於「穩健過渡」嘅策略位置：以標準 EUV 嘅穩健性搭配多重圖樣化，同時推動新型封裝與晶片間通訊技術嘅研發，以期喺市場接受度逐步提高嘅情況下，先行打造可持續嘅長期競爭力。呢個路線亦反映出全球高階製程嘅成本、良率與供應鏈風險仍然係決策嘅核心，短期內 High-NA EUV 喺商用普及嘅時間表或會較原先預期慢。對於投資者與客户而言，開放嘅生態系統、可客製化設計同長期成本效益，將會成為選擇喺未來幾年內嘅關鍵因素。
來源補充：背景資料有助於理解高階製程同新型記憶體技術喺成本、良率、供應鏈同生態系統方面嘅潛在影響。
利益聲明：本文可能包含合作商户連結，若你透過連結購買，文章出版方可能獲得佣金，詳情請參閲私隱政策。
高階製程路線嘅成本、良率與生態系統：Samsung、Intel 與 TSMC 嘅比較與展望
就算唔計日後量產，High-NA EUV 嘅投入對整個產業生態系統都有深遠影響。Samsung、Intel 同 TSMC 喺資本分配、良率改善與製程整合方面都需面對相同嘅基本難題，但各自嘗試嘅路徑有所不同。Samsung 目前選擇以 0.33 NA EUV 作為主力，並透過多圖樣化技術以支援 2nm 與 1.4nm 製程，呢個方案在成本效益與風險控制方面較為保守，但更易於短期內穩定產線與良率。相反，Intel 已把 High-NA EUV 用喺部分 2nm 級別嘅層級，並以自家封裝同晶片間連接技術推動復雜度較高嘅設計，呢個策略意味住喺技術成熟前就要承受更高嘅開發成本與技術風險，然而一旦成功，長期效益亦會顯著。至於 TSMC，佢喺目前更偏向研究與開發階段嘅部署，計畫喺 2029 至 2030 年左右把 High-NA EUV 推向商業化，呢個時序反映出佢哋對量產穩定性嘅更高要求。
喺成本同供應鏈方面，單台 High-NA EUV 機器嘅成本高達 3.5 億美元至 4 億美元，對整個晶圓代工產業構成長期嘅資本壓力。呢種投資回報需要長時間嘅良率提升與穩定嘅需求，先能從高密度與更短路徑延遲嘅優勢中獲得回報。為咗降低風險，Samsung 等公司喺 2nm 同 1.4nm 製程嘅實驗中，使用 0.33 NA EUV 搭配多重圖樣化，並喺未來逐步整合 wafer-bonding 與先進封裝技術，以實現更高密度與更低功耗嘅設計。從長遠嚟睇，若 zHBM 等新型記憶體堆疊技術普及，與高階製程結合，將有機會重新定義雲端與企業伺服器嘅成本與效能平衡。
來源補充：背景資料有助於理解成本、良率、供應鏈與生態系統之間嘅互動，以及各大廠喺新技術推動中嘅策略取捨。
以上內容為綜合新文章嘅核心觀點，同時參考補充資料以提供背景與規格參考。若有官方更新或更詳盡嘅技術白皮書，將會再作更新。
