作為新文章嘅主體，我哋聚焦 Google 正在研發自家嘅 AI 加速晶片，稱為 Tensor Processing Units（TPUs），而第四代以後嘅第十代 TPU，據報道有機會由 Samsung Foundry 製造部分晶片。根據 The Information 嘅報導，Google 甚至討論喺第十代 TPU 嘅設計中，將核心計算晶片嘅一部分交由 Samsung Foundry 嘅 2nm 製程製造，以提高整體效能與功耗表現，同時由 TSMC 主導晶片嘅主要計算元件。若呢個合作落實，Samsung 以往喺高端晶片代工市場嘅弱勢地位，將迎嚟重要勝利；而 Google 已經同 MediaTek 一齊參與設計，呢個跨域合作對業界格局可能產生長遠影響。依家 Google 嘅 TPU 已有多代發展路徑，從 v1 2015 年起係 TSMC 製造，到最近嘅 v9、v10 路徑，將核心計算與 I/O 設計分拆，喺不同代嘅製程上尋求最佳平衡。
本文將結合新文章嘅重點，並補充參考文章提供嘅背景與數據，以詳述 Google 嘅 TPU 進階路線、Samsung Foundry 嘅產能動向，以及 2nm 製程喺數碼產業鏈中可能帶嚟嘅影響。自 2015 年以嚟，TPU 家族經歷多次晶片代工合作；其中 v1 同 v2 皆由 TSMC 妙手打造，之後嘅 v3 至 v6 亦以 TSMC 7nm 或以下製程為主；而最新嘅 v8 與 v9 仍以 TSMC 極先進代工為核心，反映 Google 對專屬 AI 加速晶片嘅長期投入與策略調整。喺全球晶片產業鏈日趨緊密嘅背景下，Google 與 MediaTek 嘅設計協作能否藉助 Samsung Foundry 嘅 2nm 技術，為 TPUs 帶嚟實質嘅性能增幅，值得市場密切留意。
隨住 Google 漸漸公開自己嘅硬件路線，外部分析指出，第二代到第九代嘅晶片設計已經逐步強調「核心計算與記憶體介面」嘅分工與整合；第十代 TPU 若喺 1.4nm Core（TSMC）＋ 2nm Memory I/O（Samsung Foundry）嘅組合下推進，將可能實現更高嘅帶寬與更低嘅延遲，尤其喺大規模機器學習工作負載上表現突出。呢種跨代協同設計，亦呼應 Samsung 近年喺 2nm 工藝上嘅攻勢：Samsung Foundry 以 2nm 技術正逐步提高良率與產能，並且近年簽下 Tesla 先進晶片製造訂單，顯示其高階製程吸引力提升。 Samsung 嘅 2nm 能否同 Google 嘅 TPU 形成互補，將係業界焦點。
從歷年發展路徑睇，TPU 家族係以「核心計算晶片」同「記憶體介面／I/O 介面」分別落實不同製程優化，呢個設計哲學有助 Google 喺不同任務與資料工作負載上調整平衡。若照 The Information 嘅報導，Google 正探索喺第十代 TPU 中，將記憶體介面嘅 I/O 部分交由 Samsung Foundry 嘅 2nm 製程負責，主計算晶片由 TSMC 嘅 1.4nm 供應，聚焦到高效能同低功耗嘅雙重目標，呢個策略極可能提高整體晶片組合嘅可擴展性與良率管理。喺現時市場環境下，TSMC 與 Samsung Foundry 嘅分工合作，亦可能為 Google 帶嚟更穩定嘅長期供應與成本分攤效益。
依家 Google 已經喺實驗室階段同 MediaTek 進行合作設計，顯示佢哋願意喺 IP 設計同晶片架構上採取更靈活嘅策略，以應對日益複雜嘅計算需求。若 Samsung 能夠喺第十代 TPU 提供 2nm Memory I/O 嘅製造能力，結合 TSMC 嘅主計算核心晶片，整體性能同能源效率預期將改善，尤其喺推理工作負載同大規模訓練任務方面，可能帶嚟更低嘅單位功耗與更高嘅帶寬表現。
在全球 AI 加速晶片市場，Google 嘅 TPU 路線與 Samsung 代工動態唔單止影響新一代嘅晶片設計，更可能改變整個供應鏈嘅競爭格局。過去數年，Samsung Foundry 因為相對波動嘅訂單量而被外界評估為「有潛力但需要突破性訂單」；而 Tesla 嘅 165 億美元先進晶片訂單與佢哋最近提升 2nm 良率嘅進展，已經顯示出 Samsung Foundry 嘅實力正在提升。若 Google 嘅新代 TPU 能夠同 2nm 製程完美結合，呢個案例可能會吸引更多科技巨頭考慮同 Samsung Foundry 長期合作，以改善晶片成本與供應穩定性。
對於業界嘅長遠影響，Google 以往嘅 TPU 路線提供咗一個「核心計算 + 高效 I/O」嘅示範，而 Samsung 嘅 2nm 進展則為晶片製造帶嚟新嘅成本與可控性。假如第十代 TPU 確實引入 2nm Memory I/O，咁喺與現有 1.4nm Core 相配合之下，Google 可能喺雲端與本地推理場景同時獲得更顯著嘅能效提高。這也意味著未來更廣泛嘅 AI 服務，有可能在更低成本與更低熱量嘅裝置上實現大規模運作。
以下係 TPU 各代晶片嘅發展路徑概覽，方便讀者把握 Google 嘅長期投資方向與演化趨勢：TPU v1（2015）由 TSMC 打造，28nm；TPU v2（2017）採用 TSMC 20nm（16nm 派生技術）；TPU v3（2018）為 TSMC 12nm；TPU v4（2021）採用 TSMC 7nm；TPU v5e/v5p（2023）為 TSMC 5nm；TPU v6（Trillium，2024）為加強型 4nm；TPU v7（Ironwood，2025）為 TSMC 3nm（N3E/N3P 變體）；TPU v8t/v8i（2026）為 TSMC 2nm；TPU v9（研發中）為 TSMC 優化 2nm；TPU v10（研發中）為 Core（TSMC 1.4nm）＋ Memory I/O（Samsung Foundry 2nm）。以上路徑顯示 Google 喺不同世代採用唔同製程策略，以求最佳嘅計算密度與能效比。
另外，報導亦指出 Samsung Foundry 於 2nm 技術方面取得顯著進展，喺示範訊息同實際生產前提下，其良率與生產量逐步提升，令外部客户對於佢哋嘅代工能力有更高信心。2025 年至 2026 年期間，Samsung 已經簽下包括 Tesla、車用與 AI 相關晶片大客户嘅多個訂單，未來若能獲得 Google 嘅大規模需求，將有利於 2nm 生產規模化與成本下降。呢啲背景資料對理解 Google 第十代 TPU 嘅產能與成本結構有實際價值。若 Samsung 成功承接其中部分晶片製造，對 2nm 生產線嘅穩定性同長期盈利能力都係正向信號。
綜合理解，Google 嘅 TPU 第十代若能以 Core（TSMC 1.4nm）＋ Memory I/O（Samsung Foundry 2nm）嘅組合推出，將為雲端推理提供更高嘅效能密度與更低嘅功耗。喺現時全球晶片代工市場競爭日益激烈、產能緊張嘅情況下，Google 透過分工合作同跨公司協作，能夠喺技術路線與供應鏈穩定性之間取得平衡，呢個策略亦可能促使其他大型科技公司重新審視自家嘅晶片設計與代工選擇。
Samsung 銜接近期嘅獲利動能與 2nm 良率提升，意味住未來多個大型客户包括 AI 與自動駕駛領域嘅需求，有望透過更加穩定嘅供應鏈與成本結構得到滿足，呢個格局對 Google 嘅 TPU 計畫具有潛在價值。
緊接落嚟，本文會提供 2-3 欄位嘅規格表，總結 TPU 各代嘅製程與設計要點，方便讀者快速掌握發展脈絡。
1. 構型與製程分佈：TPU 第十代將核心與 I/O 嘅製程分配喺不同代工商，喺全球晶片產業鏈上形成雙輸出策略；2. 良率與產能：Samsung 2nm 正逐步提升良率，配合 Tesla 嘅訂單與其他客户，為 2nm 生產帶嚟動能；3. 合作夥伴：Google 同 MediaTek 嘅合作顯示喺晶片設計層面嘅廣度，對未來嘅 AI 硬件生態具有示範作用。
Google TPU 路線與 Samsung Foundry 2nm 合作嘅長遠影響
該段落總結 Google 嘅 TPU 未來路線，指出第十代嘅分工策略可能為雲端推理與邊緣裝置提供更好嘅能效與帶寬。喺全球半導體產業持續面臨資本投入高、供應鏈波動大嘅情況下，Google 選擇與 Samsung Foundry 合作嘅其中一個風險係：若 Samsung 供應能力無法穩定配合，可能影響整體晶片上市時間；但若成功，則能夠降低對單一代工廠嘅依賴，提升供應鏈韌性，同時為 Samsung 創造高價值嘅長期訂單。未來嘅變數還包括 2nm 設備嘅良率、良率穩定性與晶片設計嘅跨公司協作效應。對於投資者而言，應密切關注 Google、MediaTek、TSMC 與 Samsung Foundry 之間嘅溝通與項目落地時間表。
另外，TPU 嘅不同代數，亦反映出 Google 對於專用 AI 加速硬件嘅長期承諾。過去五至七年中，Google 已經建立咗多代晶片嘅製造與驗證路線，讓佢喺雲端與本地推理場景之間取得更高嘅靈活性。隨住 2nm 嘅良率提升同 1.4nm Core 嘅整合，Google 有望喺未來嘅 AI 工作負載中，實現更高嘅單位性能與更低嘅熱設計功耗，這對雲端服務商同許多 AI 企業來講，係具吸引力嘅長期趨勢。
下面係 2-3 欄位規格表，綜合分析 TPU 嘅代工與製程走向，以及 2nm 同 1.4nm 嘅組合如何為未來嘅 AI 計算帶來新可能性。表格設計用於快速對比，不作虛構資料嘅補充。若需要更詳盡嘅技術規格，讀者可參考官方發布與行業報告。
