IBM 宣佈推出全球首個低於 1 奈米的半導體技術，揭示了一款 0.7 奈米晶片，採用新型三維晶體管架構，旨在超越目前的晶片縮放極限。該公司表示，這款晶片可將近 1000 億個晶體管集成於一個大約指甲大小的設備中，幾乎是 IBM 2021 年宣佈的 2 奈米晶片的晶體管密度的兩倍。根據 IBM 的説法，這項新技術可提供高達 50% 的性能提升或 70% 的能效改善，對人工智慧系統、雲端基礎設施及未來的消費電子產品具有潛在的好處。
此一突破正值半導體行業面臨使用傳統設計縮小晶體管尺寸的日益挑戰之際。IBM 表示，新的架構為持續縮放提供了一條通道，即使晶片特徵接近原子尺寸。
IBM 推出新型三維晶體管架構以推動半導體技術發展
該開發的核心是一種名為「nanostack」的新型晶體管設計，IBM 將其描述為業界首個已知的三維納米片架構。與傳統晶體管佈局不同，nanostack 垂直堆疊並錯開晶體管，使得在相同的佔地面積內可集成更多的元件。此設計還允許在不同層中使用不同材料，幫助工程師獨立優化性能和功耗。IBM 研究及 IBM Fellow 的主任 Jay Gambetta 表示：「IBM 最新的晶片突破標誌著計算技術的一個里程碑，將技術推向原子尺度的時代。
我們的新 nanostack 架構，不僅僅是製造更小的晶體管，我們正在重新構建晶片的製造方式，以實現顯著更高的功率和能效。」
IBM 表示，研究人員通過超薄介電材料鍵合、CMOS 集成、雙通道工程演示和功能 CMOS 反相器操作實驗驗證了該架構。該公司表示，這些測試證實了此結構可以物理製造並執行計算功能。該技術在記憶體縮放方面也顯示出改善。IBM 研究人員報告了 SRAM 單元尺寸的 40% 減少，這可能幫助晶片製造商構建更高密度和更高效能的處理器，同時支持日益增長的人工智慧工作負載的記憶體需求。
未來十年的半導體縮放藍圖
IBM 相信，nanostack 設計能支持半導體縮放至少十年以上。該公司指出，晶體管節點名稱不再代表確切的物理尺寸，而是識別製造世代。儘管如此，IBM 的 0.7 奈米或 7 埃技術證明瞭在 1 奈米閾值以下進一步微型化仍然是可能的。該工作正在 IBM 位於紐約阿爾巴尼的半導體研究設施進行。該地點預計將配置 ASML 的高數值孔徑極紫外光（High NA EUV）光刻系統，這被認為是未來晶片製造的關鍵工具。
IBM 表示，已與 Lam Research、東京電子及 SCREEN Semiconductor Solutions 在高 NA EUV 工藝開發方面展開合作，並已經使用該技術生產出運行中的設備。該公司預計，基於 nanostack 的晶片最早可能在未來五年內實現商業化應用。最新的結果已在 VLSI 2026 研討會上發表。
項目 規格 處理器/SoC 0.7 奈米晶片 晶體管數量 近 1000 億個 能效提升 70% 性能提升 50% 記憶體縮放改善 SRAM 單元尺寸減少 40%
