Samsung 與 SK 海力士日前在「Hot Chips 2026」前沿計算架構大會上，分別公佈下一代高頻寬記憶體（HBM）的技術路線圖。隨着人工智能算力對數據吞吐與能效要求持續攀升，兩家儲存巨頭在下一代 HBM 佈局上展現出差異化的突破方向，分別聚焦於基底芯片（Base Die）架構革新與超高層先進封裝。
Samsung 以基底芯片架構革新為核心
Samsung 將重點放在基礎底模功能拓展上，計劃將原本由 GPU 承擔的記憶體控制器等部分功能遷移至 HBM 基底芯片，從而釋放 GPU 芯片面積用於擴充計算核心，預計可實現 10% 至 20% 的性能提升。同時，Samsung 提出可在基底芯片直接處理部分 AI 運算的「aHBM」方案，以大幅減少芯片間的數據搬運和功耗開支。在長遠規劃中，Samsung 還展示了 GPU 與 DRAM 垂直三維互聯的「zHBM」構想，預計相比 HBM5 可降低約 70% 的 DRAM 功耗，傳輸速率提升 2.3 倍。
SK 海力士攻堅超高層堆疊與散熱封裝
SK 海力士圍繞超高層堆疊與散熱封裝展開技術攻堅。該公司在會上明確宣佈，適配 NVIDIA 下一代 AI 加速器「Vera Rubin」的 12 層堆疊 HBM4 產品目前已處於量產階段，16 層堆疊規格亦已正式進入客戶驗證環節。面向未來 20 層以上的超高堆疊需求，SK 海力士提出混合鍵合（Hybrid Bonding）工藝，該技術透過取消傳統凸塊和填充材料，實現芯片直接連接，從而縮小芯片間距。
針對發熱過高的問題，SK 海力士亦公佈內置專屬導熱通道的「iHBM」散熱方案，可將熱阻降低 30% 以上。Samsung 與 SK 海力士分別從基底芯片架構及超高層堆疊封裝兩個方向推進 HBM 技術發展，雙方在 AI 算力需求驅動下均加速佈局下一代高頻寬記憶體解決方案。
項目 Samsung SK 海力士 技術重心 基底芯片架構革新 超高層堆疊與散熱封裝 主要方案 aHBM、zHBM HBM4、iHBM 性能/功耗數據 GPU 核心性能提升 10% 至 20%；zHBM 相比 HBM5 降低 DRAM 功耗約 70%、傳輸速率提升 2.3 倍 iHBM 熱阻降低 30% 以上 製程特點 將記憶體控制器遷移至 HBM 基底芯片 採用混合鍵合（Hybrid Bonding）工藝 客戶驗證 未提及 16 層堆疊 HBM4 已進入客戶驗證 量產進度 未提及 12 層堆疊 HBM4 處於量產階段
利益聲明：本文包含合作商戶產品連結，如你透過連結購買，TechRitual 可能獲得佣金收入，但不影響產品評價及推薦。詳情請參閱私隱政策。
