SK 海力士公開了其自研 SSD 專用小型處理器 H-TPU（Hynix Transaction Processing Unit）的具體結構與性能。這套方案的核心思路，是將原本由通用 CPU 承擔的重複性工作分散到 100 餘顆 H-TPU 上，從而降低功耗與晶片面積。
SK 海力士推出 H-TPU 以提升 SSD 性能
SK 海力士副社長具仁濟於仁川松島會展中心舉行的 ISOCC 2026 上表示，目前 SSD 控制器內部的通用 CPU 在功耗與面積上已經達到極限，SK 海力士因此開發了專職承擔通用 I/O 傳輸路徑並高效完成處理的 H-TPU。H-TPU 是一款超輕量可編程處理器，負責 SSD 內部重複的讀寫命令處理、元數據管理及緩衝控制等簡單重複運算。
此前這些工作均由控制器內的通用 CPU 承擔，而隨著 SSD 速度的提升，需處理的任務也隨之增加，CPU 核心數量亦需隨之增加，最終導致處理器面積與功耗的擴大。具仁濟解釋，SSD 控制器常用的 Arm CPU 核心對這類任務實際上性能過剩。這類核心是為快速完成複雜運算而設計的，若用於反復處理同一類工作的 SSD 上，將無謂地消耗電力與晶片面積，其結構本身也不適合將任務拆分分派。
相較之下，H-TPU 將流水線縮減至 4 級，並採用更適合重複任務的順序執行結構；與單體式 CPU 不同，它可以按不同專用用途分散部署。通用 CPU 則僅保留錯誤恢復、異常處理、存儲策略管理等複雜工作。
SK 海力士在一顆 SSD 控制器中集成了約 100 顆 H-TPU。當特定 I/O 請求到來時，只有具備相應功能的那顆 H-TPU 被喚醒工作，其餘保持空閒狀態以節省功耗。根據公司的說法，與通用 CPU 核心相比，H-TPU 的功耗約為 1/40（2.5%），面積約為 1/25（4%）。
具仁濟表示，SK 海力士將現有 SSD 控制器的讀取與寫入過程進一步細分，交由眾多小型 H-TPU 分擔實現，同時搭建了專用編譯器等開發工具，讓工程師能更方便地編寫專用代碼。按照規劃，H-TPU 將應用於包括下一代企業級 SSD（eSSD）控制器在內的多款 NAND 存儲產品線，未來還會用於下一代 AI 存儲架構 “Storage Next”——這是一種針對 AI 模型所需的 512 字節以下細微單位數據訪問進行優化的架構，粒度相當於現有 4KB 單位的 1/8。
明年推出的高帶寬閃存（HBF）也在採用計劃之內。
