JEDEC 固態技術協會近日公布，其負責邏輯與 DRAM 模組標準制定的 JC-40 與 JC-45 委員會，在 DDR5 MRDIMM（多路徑多載存取模組）領域取得多項重大進展，包括正式發佈新一代 DDR5 多路徑多載存取數據緩衝標準、推進多路徑多載存取時脈緩存驅動標準的制定，以及加速完善面向更高帶寬的 DDR5 MRDIMM Gen 2 與 Gen 3 佈線圖。
在已發佈的標準中，JEDEC 正式公佈 JESD82-552《DDR5MDB02 多路徑多載存取數據緩衝》規範，並已在官方網站開放下載。此標準定義了面向多路徑多載存取 DIMM 架構的數據緩衝新一代性能設計，目標是在模組帶寬持續提升的前提下，仍維持穩定、可預測的運作特性。透過在數據路徑上引入更先進的緩衝與控制邏輯，DDR5 MDB 方案為高效能伺服器系統提供更強的可擴展性與信號品質保障。
即將發佈的 JESD82-542《DDR5MRCD02 多路徑多載存取時脈緩存驅動》標準目前已進入收尾階段，預計不久後正式對外公佈。該標準針對 DDR5 MRDIMM 模組，重點強化時脈與控制信號的完整性及時序控制能力，用以配合 JESD82-552 中的數據緩衝規範，在整體上進一步提升 MRDIMM 產品在高頻、高帶寬場景下的可靠性。
規格進展與未來規劃
在模組規格佈線圖方面，JC-45 委員會正加速完成 MRDIMM Gen 2 標準的制定工作，目標是在滿足新一代計算平台對帶寬持續提升的同時，兼顧整機層面的效能與系統效率需求。與此同時，委員會也在推進第二代 DDR5 MRDIMM Gen 2 原始 PCB（raw card）設計，這一批設計的目標數據速率為 12,800 MT/s，體現 JEDEC 希望透過標準化工作，為數據密集型應用場景提供更高數據傳輸速率與可擴展儲存解決方案的方向。
在 Gen 2 標準接近完成之際，JC-45 已著手規劃 MRDIMM Gen 3 標準，相關底層儲存介面邏輯目前同樣接近定稿階段。JEDEC 還將於今年 5 月在聖荷西舉行面向移動/客戶端/邊緣，以及伺服器/雲計算/ AI 領域的專題論壇，圍繞包括 DDR5 在內的新一代儲存標準與系統設計展開深入討論。參會者將有機會了解 MRDIMM 等前沿技術的最新規範進展與產業應用趨勢，相關議程與註冊資訊已公佈於 JEDEC 官方網站。
JEDEC JC-45 委員會主席兼協會理事會主席 Mian Quddus 表示，這一系列協調推進的標準工作，體現了 JEDEC 在高效能儲存標準領域持續發揚的產業「領頭羊」角色，透過打造可互通的統一規範，滿足 AI、雲計算與企業級工作負載對儲存系統不斷增長的效能與帶寬需求。來源為 JEDEC 官方新聞稿。 以下為相關規格資訊：
| 標準名稱 | 狀態 | 主要特點 |
|---|---|---|
| JESD82-552 (DDR5MDB02) | 已正式公佈 | 多路徑多載存取數據緩衝新一代設計，提升模組帶寬下穩定性 |
| JESD82-542 (DDR5MRCD02) | 收尾階段，即將發佈 | 強化時脈與控制信號完整性，配合數據緩衝提升高頻可靠性 |
| MRDIMM Gen 2 | 加速制定中 | 原始 PCB 設計，目標數據速率 12,800 MT/s，兼顧效能與效率 |
| MRDIMM Gen 3 | 規劃中，底層邏輯接近定稿 | 面向更高帶寬新一代計算平台 |
