本篇報道整合 A 與 B 來源嘅內容，聚焦一項喺室温下就可以喺晶體結構上直接喺硬性材料（包括 silica 盡量）創建奈米尺度花紋嘅新技術。此法利用材料晶格內在嘅結構特徵，喺不像傳統需要高温或複雜蝕刻步驟嘅條件下，於芯片材料上形成有序嘅勒紋，為數碼與光信號同時傳遞嘅晶片設計提供新嘅可行路徑，對下一代光子與光電元件嘅發展具有潛在價值。此研究團隊指出，紋路嘅生長係同晶格內部各向異性相結合，喺室温下由電子束產生的方向性應力推動，令表面出現行距均勻、同晶體結構對齊嘅 ripples，呢啲紋路細到幾百奈米，能夠像 CD 嘅刻槽咁管光，成為晶片上光子導引結構嘅新途徑。
以 alpha-molybdenum trioxide 為應力源；材料綜合表現出跨材質穩健性與靈活可調性，並且可喺多種常見絕緣材料上複用嘅可行性
研究人員喺 silica 上覆蓋一層 anisotropic 的 alpha-molybdenum trioxide（ α−MoO 3），並用電子束照射，結果是 α−MoO 3 在受應力時出現 buckling，而下方嘅 silica 同時出現局部柔化，從而引發有序嘅皺紋模式。呢種皺紋旋即與晶體內部結構對齊，紋路形狀可受薄層厚度與電子束強度影響而微調。相對於以往需要軟性基底才能實現嘅皺紋式紋路，呢個方法證實可以喺較硬、絕緣嘅材料上實作，並且提供咗新嘅紋路部署途徑。研究人員進一步指出，紋路嘅強度同間距可以透過改變 α−MoO 3 層厚度或者電場嘅照射強度嚟調整，呢種單步驟於室温條件下完成嘅特性，亦可減少製程複雜度、成本及表面殘留污染風險。
值得留意嘅係，硬材料喺受到機械應力所造成嘅紋路化過程，通常較易出現裂紋或隨機缺陷；呢項研究話，透過將結構各向異性嘅特性轉譯為可控嘅奈米尺度皺紋，能夠避免以往對柔性或彈性基底嘅依賴，為在更廣泛嘅半導體製程材料（如 Aluminum oxide、silicon nitride 等）上實現類似紋路提供希望。研究團隊亦表示，喺目前實驗中，紋路效應喺其他常見絕緣材料上都觀察到相似嘅效果，顯示方法具有較廣泛嘅適用性，未來或可為晶片上整合光信號與電信號嘅介面提供新嘅設計工具。
喺應用層面，呢種直接喺標準芯片材料上創建光學結構嘅能力，將有望簡化把光子技術整合入未來設備嘅流程，降低設計同製造嘅成本。研究人員亦提到，皺紋圖樣能以類似光柵嘅方式導向光，喺晶片上實際形成嘅紋路距離遠小於人髮寬度，從而提供微觀光路控制，呢個特性對光通信、感測、以及晶片級光控整合具潛在價值。
實驗細節與材料範圍；可望推廣至更多絕緣材料與不同晶體結構
本研究透過將 anisotropic 的 α−MoO 3 層覆蓋於 silica 之上，並以電子束照射產生應力，讓 α− MoO 3 在應力作用下發生 buckling，而 silica 受應力影響亦出現局部軟化，兩者共同形成方向性且有序嘅皺紋。紋路的方向與晶格內部結構一致，且可以藉由調整圖層厚度與電子束能量來改變紋路間距。團隊同時指出，此方法不需要高温或繁複化學處理，能在單一步驟、室温條件下完成，亦不會像傳統皺紋化技術那樣依賴軟性基底，因而更易於與現有的半導體製程整合。
此外，研究團隊還指出，除了 silica，該技術同樣喺 Aluminum oxide 與 silicon nitride 等常見絕緣材料上出現相似嘅效應，顯示方法具有廣泛適用性。呢個發現對於尋求喺不同材料與晶體結構上實現光機電一體化嘅設計者，係一個值得關注嘅方向。整體而言，呢項技術提供咗一個較為簡單、成本較低、且能喺室温下完成嘅奈米紋路製作新途徑，能夠喺未來的光子晶片與光電元件中培養出更多新嘅功能與效能提升空間。
結論上，呢項研究唔單止展示咗喺室温下喺硬性材料表面創建奈米紋路嘅可行性，仲提出咗以 alpha−MoO 3 為應力源嘅新穎方法論，將原本需要柔性材料嘅技術，延展至更廣泛嘅材料家族。呢種以晶格結構為基礎嘅紋路工程，能喺晶片上同時滿足電與光信號傳遞嘅需求，對推動未來數碼、光子與光電元件嘅協同發展具有重要意義。未來研究可能聚焦於提升紋路穩定性、拓展材質多樣性，以及把紋路結構直接集成到實際晶片製程中之可行性。
整體影響與展望：室温奈米紋路技術有望改變晶片光電結構設計思路
📬 免費訂閱 TechRitual 科技精選
按「免費訂閱」即同意收到 TechRitual 嘅科技資訊及優惠。可隨時取消訂閱。
