台積電在本週三於北美技術論壇上公佈了延續至 2029 年先進製程技術路線圖，系統梳理了 1.2 納米與 1.3 納米級別的新一代製程（A12、A13），意外揭露 N2 家族的新成員 N2U，並確認在 2029 年前提議規範中仍未引入高數值孔徑（High-NA）EUV 光刻機。相較以往節點參數，台積電此次更強調其在節點演進上的「多路徑」策略：針對不同終端市場採用差異化的工藝節點，而非以單一通用節點覆蓋所有應用。
從營收結構變化來看，台積電過去主要收入來自智能手機，但近年來人工智慧與高性能運算（HPC）業務增長已超過手機業務，這一趨勢鮮明反映在最新路線圖上。公司將領先製程按終端需求進行分化：一條路線每年為客戶端與手機產品推出代新工藝，另一條則每兩年為 AI 與 HPC 推出代重磅性能提升節點。
客戶端與手機路線：強調成本與能效
面向手機與客戶端市場的路線將涵蓋 N2、N2P、N2U、A14 與 A13 等製程，強調成本、能效、IP 復用與設計兼容性，並接受以「每年小步快跑」的增量式改進。去年台積電已發佈 A14 製程，將採用第二代環繞閘極（GAA）納米片晶體管，並搭配 NanoFlex Pro 技術，計劃於 2028 年作為高端智能手機與客戶端產品的領先節點。 今年新公佈的 A13 則是基於 A14 的光學縮減版本，透過縮小約 3% 的線寬，實現約 6% 的晶體管密度提升，同時保持與 A14 在設計規則與電氣特性上的完
全兼容，從而以最小的研發與驗證成本，為客戶帶來額外的能效收穫。這一做法延續了台積電先前在 N12、N6、N4、N3P 等節點上採用的光學縮放策略，但整體收穫更偏向溫和的「微升級」，而非全面的「整節點躍進」。 相較之下，要完全釋放 A14 在功耗、性能與密度上的全部優勢，晶片與 IP 設計方需採用全新工藝鏈、IP 與設計方法；而 A13 透過設計-工藝協同優化（DTCO），在前者前提下提供可直接現有的增量收穫。
按台積電規程，A13 預計將於 2029 年進入量產。 除了 A14/A13 路線，台積電還計劃為已投資 N2 平臺的客戶提供成本較低的升級路徑——N2U。N2U 是 N2 平臺的第三年延展版本，同樣透過 DTCO 帶來約 3%–4% 的性能提升（在相同功耗下），或在維持相同速度前提下降低約 8%–10% 的功耗，同時帶來約 2%–3% 的邏輯密度提升。新節點保持與 N2P 的 IP 兼容，這意味客戶可在不遷移到全新工藝情況下，利用既有 IP 開發新產品，特別適用於從高端平臺下沉到中端產品線的設
計環境。 ### HPC 路線規格一覽 | 節點 | 預計量產年份 | 關鍵技術 | 性能提升 | 功耗降低 | 密度提升 | 備註 | |——|————–|———-|———-|———-|———-|——| | A16 | 2027 | Super Power Rail (SPR) 背面供電、第一代 GAA | 優於 N2/N2P | 成本上升 | – | 備用架構，2026 年進入量產準備 |
| A12 | 2029 | 第二代 GAA、NanoFlex Pro | 全節點級躍升 | – | 優於 N2 | 數據中心領先節點 | 台積電技術研發高層強調，公司將持續在節點導入後，透過後續衍生版本不斷強化性能、功耗與密度表現，協助客戶在延長設計使用週期的同時，獲得漸進式的 PPA（性能、功耗、面積）收穫。在面向高性能數據中心與 AI 訓練的路線中，N2 最初既面向客戶端也面向數據中心，但台積電另外規畫了備用架構 A16，以進一步釋放性能潛力。
A16 本質上可視為在 N2P 基礎上疊加 Super Power Rail（SPR）背面電源方案的工藝，持續使用第一代納米片 GAA 晶體管，並在功耗、性能與晶體管密度方面顯著優於 N2 與 N2P，但成本亦隨之上漲。 值得注意的是，台積電目前將 A16 標註為「2027 年量產節點」，相較此前對外表述的時間表，等於從 2026 年滑移至 2027 年。公司解釋稱，A16 節點將在 2026 年具備量產準備紀錄能力，但實際量產爬坡節點仍取決於客戶導入計劃，因此整體時間線的對外表述定為 2027
年。在 A16 到來之前，台積電亦不會用 A16 完全取代 N2X——後者是在傳統正面前供電下，對 N2P 進行性能增強、進一步追求極限時脈變體，依此面對追求高頻的高性能應用。 A16 之後，接力棒將交到 A12 手中。A12 預計在 2029 年面向數據中心級節點帶來「整節點級」升級，其演進邏輯與 A14 相對於 N2 的關係類似：依賴第二代納米片 GAA 與 NanoFlex Pro 技術，在性能、功耗與密度方面實現更大程度的綜合改善。
雖然台積電目前尚未披露具體量化指標，但從技術架構來看，A12 可視為搭載第二代 GAA 與更成熟背面前供電方案的「全新數據中心領先節點」。 公司方面亦強調，從 A16 到 A12 的演進，不只是任何維度上的縮小，更包含在背面前供電路徑、電源完整性以及整體佈線架構上的系統性優化，只有同時壓縮前段（前端佈線與有源區）與後段（背面前供電）維度，才能達成整體密度收穫。
在整個路線圖中，一個引人注目的技術選擇是：直至 2029 年，台積電規程中的 A13 與 A12 等先進節點均不會採用 High-NA EUV 光刻機。這與 Intel 在 14A 及後續節點上計劃自 2027–2028 年起引入 High-NA EUV 的策略形成鮮明對比。 台積電技術主管強調，公司研發團隊至今仍能在現有 EUV 平臺上挖掘足夠的工藝縮放空間，不需立即轉向更昂貴且更複雜的 High-NA 設備；未來某時刻或許不得不採用 High-NA，但目前仍能在現有 EUV 體系下持續推進技
術演進。在成本壓力與產能可用性的考量下，這一延後採用 High-NA 的策略，意味台積電希望在維持競爭力與控制資本開支之間取得平衡，同時透過設計與工藝協同優化，盡可能延長現有工藝與平臺的生命週期。
