JEDEC 加速 DDR6 標準制定　預計 2028 年進入商用階段

世界距離面向桌面與伺服器平台的下一代 DDR6 標準已不再遙遠，儲存晶片廠商正與 JEDEC 合作推進相關規範的制定工作。據韓國媒體 The Elec 報導，SK 海力士、Samsung、鎧俠等主要儲存廠商已在實驗室啟動 DDR6 設計，並逐步與基板廠商協調模組開發方案。上述協同研發在 JEDEC 這一產業標準組織的主導下展開，以確保新一代儲存設計層面擁有統一的技術基礎。

據悉，早於 2024 年起，相關廠商即可接收到 JEDEC 給出的首版 DDR6 標準草案，但其中在電壓範圍、訊號定義、功能封裝體以及引腳佈局等關鍵參數上仍未最終敲定。隨著近期產業推進力度加大，這些空白預計將逐步被填補，標準制定進程也將隨之提速。此前多家頭部廠商實質上已走出樣品階段，轉入更嚴格的驗證週期，為後續量產鋪路。

DDR6 性能規格

在外界關注的性能指標方面，目前曝光的資訊顯示 DDR6 的目標起始傳輸速率為 8,800 MT/s，並規劃擴展至 17,600 MT/s，相當於將現有 DDR5 的速度上限再翻一番。這一大提升的核心在於 DDR6 採用 4×24 位子通道架構，需要在訊號完整性上引入全新的設計思路。相較之下，當前 DDR5 仍沿用 2×32 位子通道結構，兩代標準在通道劃分上的差異將對控制器設計、佈線與 PCB 層數提出新的要求。

在傳統 DIMM 模組在高頻下遭遇物理極限的背景下，業界普遍將希望寄託在 CAMM2 技術之上，以解決高速訊號在空間、走線與接口形態上的多重瓶頸。目前跡象表明，伺服器平台有望率先導入 DDR6，隨後在性能爬坡後逐步下探至高階筆電平台，桌面消費級產品則可能稍晚一步跟進。 從時間表來看，去年前出的說法是 DDR6 將在 2027 年「推出」，而最新判斷更傾向於將 2027 年視為重點客戶驗證階段，真正面向市場的大規模商用則預計在 2028 年實現。

與此同時，隨著新一代伺服器出貨與 DDR5 的整體應用滲透率去年前已達到約 80%，並有望今年進一步提升至 90% 左右，DDR4 在產業鏈中的角色正逐漸被視作「淘汰出局」一代。這不僅為新標準預留了更充足的市場空間，也有助於釋放晶圓廠的產能，用於後續 DDR6 晶片與模組的大規模生產。