有爆料稱，預計於明年登場的 AMD Zen 6 以及Intel下一代 Nova Lake 桌面處理器，雙方高端型號都可能配備高達 288 MB 的 3D 堆疊大容量快取，在遊戲等高度依賴快取性能的場景中正面對抗。這意味著新一輪桌面遊戲處理器之爭，很可能圍繞「巨量快取」展開。
目前採用 3D V-Cache 技術的 AMD Ryzen 桌面處理器，單顆芯粒最多可提供 128 MB 級快取，而最新爆料稱 Zen 6 會在此基礎上進一步突破。硬體爆料者 HXL 指出，Zen 6 將採用重新設計的快取結構，單個 3D V-Cache 小芯片的快取容量最高可達 144 MB，而在雙芯粒配置下，總 L3 快取則有望被疊加至驚人的 288 MB。
如果上述數據屬實，相較現有 X3D 系列，這將是一次大幅躍升，有望顯著提升遊戲及其他對延遲極為敏感負載的表現。大容量末級快取對遊戲幀率的正向作用已在當前產品上得到驗證，這也是去年的 Ryzen 7 9800X3D 在評測中被冠以「遊戲之王」的重要原因之一。
Intel在 Nova Lake 平台上似乎也將採取相似思路。傳聞稱，Nova Lake 桌面處理器將採用「大型末級快取」（bLLC）設計，在高端型號上同樣可以把快取擴展到 288 MB；Intel已經在 Clearwater Forest 伺服器處理器上使用 bLLC 結構，將快取集成在無源中介層上，並置於上方計算芯片正下方。
不過，無論對 AMD 還是Intel而言，目前相關規格都尚未獲得官方確認，快取容量本身也不必然等同於線性性能提升。真實表現還將取決於快取延遲、內存子系統架構以及頻率調度等多方面因素。
在技術演進之外，大容量 3D 快取還帶來了成本、良率與散熱等現實挑戰，因為堆疊更大規模的快取，會顯著增加製造與封裝複雜度。從現有 X3D 產品的定價也可見一斑，這類「堆快取」旗艦通常價格不菲。
Zen 6 本身預計還將帶來超越快取層面的架構改進，包括 IPC 提升以及實現細節優化。AMD 計劃為其採用「分節點」設計：計算芯粒將使用台積電 2 nm 級的 N2P 工藝，而 I/O 芯片則基於 3 nm N3P 節點製造。
在消費級 CPU 市場，AMD 當前處於明顯優勢，僅在Amazon暢銷榜上就佔據了前二十名中的十九席。隨著 Zen 6 與 Intel Nova Lake 陸續上市，未來這一格局是否會被重新改寫，將成為 PC 硬體圈最受關注的懸念之一。
