隨著晶體管技術的縮小，計算性能在過去幾十年中不斷提升，但這種方法現在正面臨物理和經濟的極限。當今領先的芯片，如 Apple 的 A17 Pro 和基於台積電 3 奈米工藝的 M4 處理器，其晶體管閘極長度已經低於 15 奈米。在這個尺度上，電子開始穿透原本用來限制它們的障礙，導致即使在設備關閉時也會出現電流洩漏。這造成了能量浪費、過多的熱量以及每一代更小晶體管所伴隨的效率提升逐漸減少的問題。同時，建立一個 3 奈米的製造設施現在需要超過 200 億美元的投資。這些挑戰重新激發了人們對一個根本不同想法的興趣：將單個分子作為功能電子元件。
單個分子可能在性能上超越矽芯片。電子在一個方向上自然流動的能力比另一方向更強，這一特性使得單個分子可以像微型二極管一樣運作。儘管這個想法引發了一整個研究領域，但實驗長期受到控制和測量僅有奈米級物體的困難限制。經過幾十年的技術創新，可靠的測試才變得可能。最近在《微系統納米工程》上發表的一篇綜述文章總結了這一進展，涵蓋了製造技術、功能設備及整合策略，顯示出分子電子學已經從理論發展成為一種嚴肅的候選技術。潛在的密度可達每平方厘米 10¹⁴ 個設備，約是當今矽芯片的 1,000 倍。
分子電子學的運作原理與傳統芯片完全不同。電子不再通過連續材料移動，而是通過量子隧穿在分子結構之間傳遞。隨著分子長度的增加，導電性指數級減少，這意味著較長的分子攜帶的電流較少。量子干涉提供了額外的控制層。在基於苯的分子中，電子可以通過多條路徑流動，這些路徑可能增強或相互抵消。當連接位於環的對面時（對位配置），干涉是建設性的，導致高導電性；而在其他安排中（間位配置），干涉則是破壞性的，導致導電性大幅降低。這些效應使得在普通半導體中無法實現的行為成為可能。
構建可靠的奈米級分子結構需要間距小於 3 奈米的電極。靜態結構使用固定間隙，這些間隙是通過電遷移或通過液態金屬接觸自組裝的分子層創建的，而碳電極可以改善連接性。動態結構則重複形成和斷開接觸以收集數據。技術包括機械可控斷開結構、掃描隧道顯微鏡斷開結構和基於 MEMS 的系統來自動化測量。數千次的循環生成顯示單個分子特徵導電性的直方圖。因此，科學家們正在探索構建三維分子電子學的方法，這可能在未來超越矽芯片。
垂直通道，稱為通硅通道，可以連接堆疊的分子層，而水平布線可以使用銅或鉑等金屬。然而，熱量是一個主要挑戰：有機分子在超過 200 °C 時會分解，但標準芯片工藝的溫度則超過 400 °C。研究人員建議在製造的最終階段才添加分子。通過使用 DNA 摺紙，精確放置是可能的，這種技術可將 DNA 摺疊成納米級形狀以指導分子進入位置。早期的應用顯示出潛力，例如分子記憶體元件可能實現類腦計算，而分子傳感器可以跟蹤單一化學反應，揭示出傳統技術無法觀察到的細節。
