近二十年來，科學家們一直試圖尋找取代矽的材料，因為矽是當今所有現代計算機晶片的基礎。他們的希望寄託於超薄的二維半導體，這些材料僅有一到兩個原子厚，能夠實現更小、更快及更具能效的晶體管。最近，來自杜克大學的工程師進行的新研究顯示，對這些材料的評估可能存在偏差。研究作者發現，一種廣泛使用的實驗室測試方法會顯著誇大晶體管的性能。在某些情況下，這些設備的表現比在現實條件下高出六倍，這一差異足以改變研究人員對二維電子產品未來的評估方式。這些發現突顯了一個重要問題：目前很多二維晶體管在實驗室中的測試方法與實際商業晶片的製造方式並不相容。
晶體管是一種控制電流流動的小型設備，能夠開關電流或調節電流的強度。單個矽晶片可能包含數十億個晶體管，這些微小設備構成了所有數字技術的基石。為了研究微妙的二維材料，研究人員通常會使用一種簡單的背閘晶體管設計。在這種配置中，所有部件都是建立在單一的矽基礎上。超薄半導體——通常是二硫化鉬（MoS₂）——形成了在兩個金屬接觸點之間傳遞電流的通道。下面的矽則充當閘極，開關電流的流動。這種架構因其易於製作且能快速實驗而受到廣泛使用。然而，它引入了一種名為接觸閘極的隱藏效應。在商業晶體管中，閘極僅用來控制通道——即電流流動的狹窄通道。然而，在背閘設計中，閘極的電場也會影響金屬接觸點下方的半導體材料，這會降低接觸點的電阻，使電流更容易流入設備。較低的電阻使晶體管看起來更快、更強大，但這種提升源於測試架構本身，而不僅僅是材料本身。因此，背閘結構無法應用於現實世界的晶片技術，因為其存在較慢的開關速度和電流洩漏問題。
在測試二維晶體管的過程中，研究人員建立了一種對稱雙閘晶體管。這種設備在同一二維半導體通道的上方和下方都設置了閘極。更重要的是，物理結構保持不變，唯一的區別在於研究人員啟動的是上閘還是下閘。一種配置產生了接觸閘極，而另一種則沒有。這樣的設計使得可以進行直接的逐一比較。結果令人驚訝。對於較大的設備，接觸閘極大約使測量性能翻了一倍。當設備縮小到未來晶片技術相關的尺寸時，這種效應變得更強。研究人員指出：「在縮小尺寸（通道 50 nm 和接觸長度 30 nm）時，接觸閘極的影響會放大，導致開啟狀態性能提高約 5 倍，轉移長度降低約 70%。」他們補充說：「這些結果確立了接觸閘極作為二維場效應晶體管（FET）性能的一個關鍵且之前未被重視的決定因素。」
隨著晶體管的縮小，金屬接觸點開始主導整個設備的行為。因此，任何改變接觸電阻的機制變得愈加重要，這解釋了為何隨著設備縮小，這種膨脹效應會增強。該研究並不質疑二維半導體的潛力，但它顯示需要以符合實際晶片設計的方式進行測試。展望未來，杜克大學的團隊計劃進一步縮小接觸長度至 15 毫米，並探索可以降低電阻的替代接觸金屬，以便與實際晶片架構兼容。其更大的目標是為將二維材料整合進入下一代處理器建立更清晰的設計規則。該研究發表於《ACS Nano》期刊。
